Ready for RISC-V: Preparing for the Next Generation of Embedded Systems
Bereit für RISC-V
Hitex Knowledge Lab 2026

Hitex RISC-V Knowledge Lab 2026

Ready for RISC-V?

Erhalten Sie gemeinsam von führenden Experten einen exklusiven Einblick in RISC-V, das wachsende Ökosystem und die Chancen, die sich daraus für eingebettete Systeme, industrielle Anwendungen und Produkte der nächsten Generation ergeben.

Das Online-Event Hitex RISC-V Knowledge Lab bringt Technologieexperten, Innovatoren und Entscheidungsträger zusammen, um eine der spannendsten Entwicklungen der jüngeren Zeit im Bereich des Halbleiter- und Embedded-System-Designs zu beleuchten.

Knowledge Lab Details

  • Datum: 26. November 2026
  • Zeit: Start um 15 Uhr CET
  • Format: 7 kompakte Präsentationen
  • Wer präsentiert: Partner wie Infineon, HighTec, PLS

Entdecken Sie gemeinsam mit uns die Zukunft der Mikrocontroller-Entwicklung – mit neuen Möglichkeiten, Entwicklungswerkzeugen und Migrationsstrategien! Melden Sie sich jetzt!

Zur kostenlosen Registrierung

In einer Reihe von themenspezifischen Fachvorträgen geben unsere Referenten Einblicke in die RISC-V-Architektur, Software-Ökosystem, Security und funktionale Sicherheit. Den Auftakt bildet die Keynote von Thomas Schneid, Vice President Software and Ecosystem Management bei Infineon Technologies. Sie beleuchtet die Chancen und Herausforderungen von RISC-V und zeigt die strategische Bedeutung offener Architekturen sowie ihre Rolle für künftige Innovationen auf.

Ganz gleich, ob Sie Ingenieur, Architekt, Projektleiter oder Technologiestratege sind: Das RISC-V Knowledge Lab bietet Ihnen wertvolle Einblicke und praktisches Wissen für Ihre nächsten Entwicklungsentscheidungen – bequem online.

Agenda November 26

15:00 Uhr Begrüßung und Keynote
Opportunities and challenges of RISC-V

  • Thomas Schneid, Vice President Software and Ecosystem Management (Infineon Technologies)

15:20 Uhr Session 1
Next Generation AURIX™: Redefining Real-Time Control and Compute

  • Michael Arzberger, Director of Product Marketing for Automotive and Industrial Microcontrollers (Infineon Technologies)

15:40 Uhr Session 2
RISC-V Migration Services and Enablement

  • Michael Weiss & Matthias Spranz (Hitex)

16:00 Uhr Session 3
Compiling the Future of Automotive: HighTec’s RISC-V Toolchain for SDV

  • Daniel Sepulveda (HighTec EDV-Systeme)

16:20 Uhr Session 4
Shift-left Debugging for RISC-V: From Simulation to Silicon

  • Jens Braunes (PLS)

16:40 Uhr Session 5
Proof of Concept with Virtual Prototype

  • Field Application Engineer (Hitex)

17:00 Uhr Session 6
Bringing Safety and Security to RISC-V Platforms

  • Michael Weiss & Matthias Spranz (Hitex)


Während aller Präsentationen können Sie über das Webinar-Tool Fragen stellen. Fragen von allgemeinem Interesse beantworten wir im Anschluss an die Präsentationen, alle weiteren per Follow-up-E-Mail.

 

Zur kostenlosen Registrierung